强强联手!爱丁堡大学与算能破局:RISC-V进军高性能计算,SG2044多核性能飙涨近5倍

汇聚之精 2025-08-27 4951人围观

RISC-V 架构的普及浪潮中,嵌入式领域的成功早已众人皆知,但高性能计算(HPC)始终是其难以突破的 “高地”。算能SOPHON SG2044的出现打破了僵局, 其 64 核高性能 CPU 不仅在爱丁堡大学的权威测试中展现出颠覆性实力,更以实打实的数据证明:RISC-V 终于能在 HPC 赛场与 x86、ARM 同台竞技。

多核算力突破性跃升:HPC 基准测试数据碾压前代

作为专为工作站与服务器级 HPC 负载设计的芯片,SG2044 最核心的突破在于多核并行算力的指数级跃升。爱丁堡大学 Nick Brown 教授在《Is RISC-V ready for High Performance Computing? An evaluation of the Sophon SG2044》中明确指出:“We find that the SG2044 is most advantageous when running at higher core counts, delivering up to 4.91 greater performance than the SG2042 over 64-cores.”(在 64 核配置下,SG2044 性能较前代 SG2042 提升高达4.91倍)。

1fdd3444-8257-11f0-9080-92fbcf53809c.png

这一数据并非孤立存在,通过 NASA NAS 并行基准测试(NPB)的实测验证:

在内存延迟敏感型的 IS(整数排序)基准中,SG2044 64 核性能达 3038.14 Mop/s,而 SG2042 仅为 618.50 Mop/s,前者是后者的 4.91 倍,彻底解决了 SG2042 在多核心下性能 “卡顿” 的问题;即便是对计算效率要求极高的FT(快速傅里叶变换)基准,SG2044 64 核性能也达 22582.2 Mop/s,较 SG2042 的 8317.91 Mop/s 提升 2.71 倍;

更关键的是,当核心数超过 8 核后,SG2042 的内存带宽便进入 “平台期”,而 SG2044 能持续线性增长,在 64 核时通过 STREAM 基准测试实现3 倍于 SG2042 的内存带宽,完美适配 HPC 场景下 “多核心满负载” 的需求。

20188c38-8257-11f0-9080-92fbcf53809c.png

双关键升级破局 HPC 瓶颈:数据实测缩小架构代差

SG2044 的性能飞跃,源于对前代SG2042 两大瓶颈的精准突破 ——RVV v1.0 向量指令集支持与增强型内存子系统,这也是 HPC 场景最核心的技术需求。

RVV v1.0:让 RISC-V 向量计算 “能用、好用”

不同于 SG2042 仅支持 RVV v0.7.1(需定制编译器,无法兼容主流工具链),SG2044 的 C920v2 核心直接兼容 RVV v1.0 标准,可直接使用 GCC 15.2、LLVM 等主流编译器实现自动向量化。实测数据显示:

在MG(多重网格)向量密集型基准中,SG2044 单核心性能达 1382.91 Mop/s,较 SG2042 的 1175.69 Mop/s 提升 18%;更重要的是,借助 RVV v1.0 的 128 位向量单元,SG2044 在EP(并行计算)基准(纯计算密集型)中,单核心性能达 40.76 Mop/s,较 SG2042 提升 30%,成为单核心场景下性能提升最显著的 HPC 负载。

这意味着,开发者无需再为适配 RISC-V 向量计算修改代码,直接沿用主流 HPC 软件栈即可发挥 SG2044 的算力优势,大幅降低了 RISC-V 进入 HPC 领域的门槛。

通道内存 + DDR5,突破瓶颈

SG2042 的最大痛点 —— 内存 subsystem 瓶颈,在 SG2044 上被彻底重构。内存控制器从 4 个增至 32 个,内存通道从 4 条扩至 32 条,同时升级至 DDR5-4266 内存,带来了颠覆性的内存性能:

  • 内存带宽方面,SG2044 在 64 核时通过 STREAM 基准实现超 3 倍于 SG2042 的带宽,且核心数越多,优势越明显(8 核内两者带宽相近,64 核时 SG2044 彻底拉开差距);
  • 内存延迟从 SG2042 的 98ns 降至 68ns,降幅达 35%,在CG(共轭梯度)基准(不规则内存访问)中,64 核性能达 7728.80 Mop/s,较 SG2042 的 3508.95 Mop/s 提升 2.2 倍;

更关键的是,SG2044 所有核心处于单一 NUMA 区域,避免了多 NUMA 节点间的数据传输延迟,在数据密集型 HPC 场景中,降低了内存瓶颈导致的性能损耗。

对标 x86/ARM:64 核满负载,RISC-V实现性能突破

过去,RISC-V HPC 芯片面对 x86、ARM 总是 “单核心差距大,多核心追不上”,但 SG2044 用实测数据打破了这一局面。

通过与 HPC 领域主流芯片的对比(AMD EPYC 7742、Intel Xeon Platinum 8170、Marvell ThunderX2): 在MG(内存带宽敏感)基准中,SG2044 64 核性能达 32457.83 Mop/s,虽不及 AMD EPYC 的 10 万级 Mop/s,但已与 26 核 Intel Skylake(约 3 万 Mop/s)、32 核 Marvell ThunderX2(约 2.8 万 Mop/s)基本持平,远超 SG2042 的 14397.69 Mop/s;

2040fc2c-8257-11f0-9080-92fbcf53809c.png

在EP(纯计算)基准中,SG2044 单核心性能与 Intel Skylake 差距仅 30%,64 核时性能达 2538.38 Mop/s,较 SG2042 提升 52%,且核心数超过 26 核后,性能曲线与 AMD EPYC 基本平行,展现出优秀的多核扩展性;

207ddfd4-8257-11f0-9080-92fbcf53809c.png

即便是复杂的BT/LU/SP 伪应用(模拟真实 HPC 流体力学、数值模拟场景),SG2044 在 64 核时也实现了对 SG2042 的 2 倍以上性能碾压,其中 BT 基准性能是 SG2042 的 2.22 倍,SP 基准是 2.08 倍。

更值得关注的是,SG2044 的定位是 “工作站 / 服务器级”,而非顶级超算芯片,但在价格更低、功耗更优的前提下,能在 64 核满负载场景下追平入门级 x86/ARM HPC 芯片,已足以证明 RISC-V 在 HPC 领域的性价比优势。

RISC-V 架构的发展为处理器领域带来了新的活力,算能 SG2044 的意义不仅是一款高性能芯片,更在于它验证了 RISC-V 的技术潜力 —— 通过解决 “向量计算兼容性” 和 “内存带宽” 两大核心痛点,RISC-V 终于能从嵌入式领域走向 HPC 这一 “高端战场”。

Nick Brown简介

Nick Brown教授是英国爱丁堡大学EPCC(爱丁堡并行计算中心)的研究员,在国际高性能计算(HPC)领域具有重要影响力。他的研究聚焦于并行编程模型、高性能计算系统优化及能效提升,致力于推动大规模科学计算应用的发展。

作为HPC社区活跃的学术代表,他多次主导国际合作项目,并在顶级会议发表多项突破性成果,特别是在混合编程与性能可移植性方面贡献突出。Nick Brown的工作显著提升了超级计算机在气候科学、计算流体力学等领域的应用效率,是当代高性能计算领域的关键推动者之一。

Powered By Z-BlogPHP